

1. 研究課題名：超高速・超低消費電力バランスドフルCMOSシステムLSIの研究

2. 研究期間：平成18年度～平成20年度

3. 研究代表者：大見 忠弘（東北大学・未来科学技術共同研究センター・教授）

4. 研究代表者からの報告

(1) 研究課題の目的及び意義

3.8GHz クロック（1秒間で38億回の処理能力）で高速化の流れが完全に停滞した現状のシリコン技術。システム性能の向上には、デジタル処理だけでなくアナログ処理、高周波処理をワンチップ化したシステムLSIが必須であるが、アナログ高周波はバイポーラでなければ対応できずBi-CMOSでなければシステムLSIは製造できない現状のシリコン技術。結果として、工程数・チップ面積が2倍になって、情報家電分野の不可欠の要件である低価格・超短時間生産に程遠い現状のシリコン技術。これらの現状のシリコン技術の行き詰まりを克服して、50GHz クロック、100GHz クロックの超高速動作が可能で消費電力が激減するデジタル・アナログ・高周波混載超低消費電力システムLSIをバランスドフルCMOSで実現することが本研究の目的である。

この目的実現のためには研究代表者が創出したラジカル反応半導体生産方式を駆使することにより、これまでまったく不可能であった、①(100)シリコン表面に替る(551)表面シリコン基板と3次元立体構造MOSトランジスタを導入することにより、nMOSとpMOSの寸法を実効的に等しくして電流駆動能力を徹底的に大きくしたバランスドフルCMOSの創出、②ゲート絶縁膜・シリコン界面の原子オーダー平坦化の実現、③ソース・ドレイン電極の直列抵抗の2桁低減、④Inversion Mode MOSトランジスタに替えてAccumulation Mode MOSトランジスタの導入、という4つの新技術をすべて研究開発して、全面導入することが求められる。

全世界が健全に進歩発展し続けるためには、シリコンLSIの進歩が不可欠である。

(2) 研究の進展状況及び成果の概要

☆ 新しい面方位のシリコンバルク基板とシリコンSOI (Silicon On Insulator) 基板の創出：フォノン散乱を小さくしてホールの移動度を大きくする(110)シリコンバルク基板とSOI基板はすでに200mmウェーハ、300mmウェーハで実現している。フォノン散乱を小さく抑えたまま原子オーダー平坦表面を実現し易い(551)表面{(110)面を<001>方向に8オフ}シリコンバルク基板はすでに実現している。(551)面SOI基板は、2007年9月にでき上がる予定で進行している。Accumulation Mode MOSトランジスタにはSOI基板が不可欠である。

☆ アルカリ溶液処理をまったく含まないすべて酸性溶液処理で表面洗浄が可能な室温五工程洗浄（1995年：研究代表者発明）を駆使すればすぐれた表面平坦性を有する(110)基板が実現される。チャンネル長 $0.35\mu\text{m}$ のnMOS、pMOSトランジスタを(100)表面、(110)表面に作成し、その電流駆動能力を比較した。(100)表面ではInversion Mode nMOSの1/3の大きさのInversion Mode pMOSの電流駆動能力が、(110)表面(<110>方向)では3倍以上になり(100)面nMOSを超えることを実証した。(110)面Inversion Mode nMOSは(100)面nMOSに比べその電流駆動能力をやや劣化させるが、(110)面Accumulation Mode nMOSの電流駆動能力は(100)面nMOS、(110)面pMOSの値を超えることを明らかにした。Accumulation Modeトランジスタの1/f雑音は、nMOSもpMOSもいずれもInversion Modeトランジスタにくらべて1/10程度に小さくなることを実証した。

☆ 結晶軸方向を正確に制御したシリコン基板を1200°C Ar雰囲気中で熱処理することにより、基板全表面を完全に原子オーダーで平坦にすることに成功し、原子オーダー平坦基板表面を維持できるプロセスを創出した。いよいよ原子オーダー平坦MOSトランジスタ創出の時を迎えている。進展状況はきわめて順調である。

5. 審査部会における所見

A (現行のまま推進すればよい)

研究は当初計画に従って概ね順調に進行しており、特に新たな困難は生じていないと思われる。本研究課題に関する物理的根拠についてはまだ十分な実証の段階ではないが、少なくとも現象論的には要因分析された確実な根拠と妥当な推測に基づいて革新的CMOS実現が計画されている。本補助金で購入されたプロセス設備は、徹底した汚染抑制管理環境下で既設設備とともに効率的に稼働できる状態にあり、研究代表者の明確な指針のもとに組織一丸となって精力的な取り組みがなされている。バランスドフルCMOSのシミュレーションとレイアウト設計、(110)面CMOSの優位性部分的実証、基板表面広域超平坦化・維持、ラジカル窒化膜形成と評価、超低抵抗ソース・ドレイン構造の具体化検討などで、着実な進展がみられる。研究開始以後、物理的根拠にも触れた内容の論文を含む9件の英文原著論文の発表がなされ、研究内容と成果の公表に妥当な努力が払われている。また、研究者育成の配慮もゆき届いている。